SDIO接口

工作频率

50MHz/100MHz/208MHz

-

拓扑结构

点对点

-

传输线阻抗

50ohm，±10%

-

走线长度

1.5inch<板级走线长度<3inch

-

参考面

参考地平面、无跨分割

-

时序控制

DATA和CMD以CLK为基准等长控在±100mil

-

串阻要求

链路上串联电阻，靠近发送侧芯片管脚放置，电阻值根据SI仿真与信号实测确定

-

SDIO_CLK上下拉电阻

靠近EMMC颗粒放置

-

SDIO_DATA[3:0]上拉电阻

靠近EMMC颗粒放置

-

SDIO_VOUT

SDIO上拉电源输出（ 3.3V/1.8V），用于SDIO_CMD/SDIO_DATA[3:0]信号上拉，按照电源要求布线

-