产品 |
是否支持 |
|---|---|
Ascend 950PR/Ascend 950DT |
√ |
x |
|
x |
|
x |
|
x |
|
x |
|
x |
template <typename T0 = DefaultType, typename T1, typename T2 = DefaultType, typename T3, typename T4> __simd_callee__ inline void Gather(T3& dstReg, __ubuf__ T1* baseAddr, T4& index, MaskReg& mask)
1 2 | template <typename T = DefaultType, typename U = DefaultType, typename S, typename V> __simd_callee__ inline void Gather(S& dstReg, S& srcReg, V& indexReg) |
参数名 |
描述 |
|---|---|
T0 |
目的操作数的数据类型。 |
T1 |
源操作数的数据类型。 |
T2 |
索引值的数据类型。 |
T3 |
目的操作数的RegTensor类型, 例如RegTensor<half>,由编译器自动推导,用户不需要填写。 |
T4 |
索引值的RegTensor类型,例如RegTensor<uint16_t>,由编译器自动推导,用户不需要填写。 |
参数名 |
输入/输出 |
描述 |
|---|---|---|
dstReg |
输出 |
目的操作数。 类型为RegTensor。 T0数据类型需要与T1和T2数据类型配套使用。类型配套对应表详见约束说明。 支持的数据类型详见表5。 |
baseAddr |
输入 |
源操作数在UB中的基地址。 类型为UB指针。 T1数据类型需要与T0和T2数据类型配套使用。类型配套对应表详见约束说明。 支持的数据类型详见表5。 |
index |
输入 |
dstReg中的每个元素在UB中相对于baseAddr的索引位置。地址偏移量要大于等于0。 类型为RegTensor。 T2数据类型需要与T0和T1数据类型配套使用。类型配套对应表详见约束说明。 支持的数据类型详见表5。 |
mask |
输入 |
src element操作有效指示,详细说明请参考MaskReg。 |
参数名 |
描述 |
|---|---|
T |
目的操作数和源操作数的数据类型。 Ascend 950PR/Ascend 950DT,支持的数据类型为:b8/b16/b32 |
U |
索引值的数据类型。 Ascend 950PR/Ascend 950DT,支持的数据类型为:uint8_t/uint16_t/uint32_t |
S |
目的操作数的RegTensor类型,例如RegTensor<half>,由编译器自动推导,用户不需要填写。 |
V |
索引值的RegTensor类型,例如RegTensor<uint16_t>,由编译器自动推导,用户不需要填写。 |
参数名 |
输入/输出 |
描述 |
|---|---|---|
dstReg |
输出 |
目的操作数。 类型为RegTensor。 |
srcReg |
输入 |
源操作数。 类型为RegTensor。 数据类型需要与目的操作数保持一致。 |
indexReg |
输入 |
数据索引。 类型为RegTensor。 数据类型的位宽需要与目的操作数的位宽保持一致。 srcReg为RegTensor类型,位宽是固定的VL,存储的元素个数固定。如果indexReg中索引值超出当前RegTensor中能存储的最大数据元素个数时,按照如下方式处理:设定当前RegTensor所能存储的最大数据元素个数为vlLength,indexReg中索引值为i,索引值更新为i % vlLength。 |
40=0b00101000 -> 0b0000000000101000,扩充至16位后等于40;
-40=0b11011000 -> 0b0000000011011000,扩充至16位后等于216。
T0数据类型 |
T1数据类型 |
T2数据类型 |
T4数据类型 |
T3数据类型 |
备注 |
|---|---|---|---|---|---|
B64 |
B64 |
uint32_t |
RegTensor<uint32_t> |
RegTensor<uint64_t, RegTraitNumOne> |
index的前32个数有效 |
RegTensor<int64_t, RegTraitNumOne> |
|||||
RegTensor<uint64_t, RegTraitNumTwo> |
- |
||||
RegTensor<int64_t, RegTraitNumTwo> |
|||||
B64 |
B64 |
uint64_t |
RegTensor<uint64_t, RegTraitNumOne> |
RegTensor<uint64_t, RegTraitNumOne> |
- |
RegTensor<int64_t, RegTraitNumOne> |
|||||
RegTensor<uint64_t, RegTraitNumTwo> |
RegTensor<uint64_t, RegTraitNumOne> |
index的前32个数有效 |
|||
RegTensor<int64_t, RegTraitNumOne> |
|||||
RegTensor<uint64_t, RegTraitNumTwo> |
- |
||||
RegTensor<int64_t, RegTraitNumTwo> |
template <typename T, typename U>
__simd_vf__ inline void GatherVF(__ubuf__ T* dstAddr, __ubuf__ T* src0Addr, __ubuf__ U* src1Addr, uint32_t count, uint32_t oneRepeatSize, uint16_t repeatTimes)
{
AscendC::Reg::RegTensor<U> srcReg;
AscendC::Reg::RegTensor<T> dstReg;
AscendC::Reg::MaskReg mask;
for (uint16_t i = 0; i < repeatTimes; i++) {
mask = AscendC::Reg::UpdateMask<T>(count);
AscendC::Reg::LoadAlign(srcReg, src1Addr + i * oneRepeatSize);
AscendC::Reg::Gather(dstReg, src0Addr, srcReg, mask);
AscendC::Reg::StoreAlign(dstAddr + i * oneRepeatSize, dstReg, mask);
}
}
template <typename T, typename U>
__simd_vf__ inline void GatherVF(__ubuf__ T* dstAddr, __ubuf__ T* src0Addr, __ubuf__ U* src1Addr, uint32_t count, uint32_t oneRepeatSize, uint16_t repeatTimes)
{
AscendC::Reg::RegTensor<T> srcReg0, dstReg;
AscendC::Reg::RegTensor<U> srcReg1;
AscendC::Reg::MaskReg mask;
AscendC::Reg::LoadAlign(srcReg1, src1Addr);
for (uint16_t i = 0; i < repeatTimes; i++) {
mask = AscendC::Reg::UpdateMask<T>(count);
AscendC::Reg::LoadAlign(srcReg0, src0Addr + i * oneRepeatSize);
AscendC::Reg::Gather(dstReg, srcReg0, srcReg1);
AscendC::Reg::StoreAlign(dstAddr + i * oneRepeatSize, dstReg, mask);
}
}