背景概述在 Atlas 900 A3 SuperPoD 在实施中心训练硬件栈的版本升级时，发现模组 CPLD 升级存在偶发性失败现象。该问题主要涉及 BMC 扩展板、低速管理板与模组之间的 CPLD 协同工作及 JTAG 链路切换机制。问题现象在进行版本升级操作时，各组件 CPLD 升级状态如下： ●低速管理板 CPLD：升级成功（耗时约 3 分钟）。 ●BMC 扩展板 CPLD：升级成功（耗时约 3 分钟）。 ●模组 CPLD：升级失败。具体日志显示，在开始升级模组 CPLD 后，系统报出“低速管理板不在位”告警，导致模组 CPLD 升级流程中断。相关错误日志截图如下：原因分析通过深入分析 SEL（System Event Log）日志及硬件通信机制，确定导致模组 CPLD 升级失败的核心原因如下： 1. 低速管理板状态异常在升级模组 CPLD 期间（约 13:07），SEL 日志中记录到 Expboard3 不在位告警。由于模组 CPLD 升级依赖低速管理板的在位信号，该信号丢失直接导致升级流程判定失败。 2. JTAG 链路切换导致的挂死风险根本原因在于 CPLD 升级过程中的 JTAG 链路切换机制： 1.链路切换：BMC 扩展板在完成低速管理板 CPLD 升级后，会将 JTAG 通道切换至模组 CPLD，以执行后续的模组升级任务。 2.悬空状态：切换过程中，低速管理板 CPLD 的 JTAG 链路处于悬空状态。 3.不定态风险：由于悬空引脚缺乏稳定的上下拉电阻，电平处于不定态，导致低速管理板 CPLD 进入异常模式并概率性挂死。 4.信号丢失：CPLD 挂死后，其通过 Hisport 通信上报的在位信号中断，进而触发“不在位”告警，最终导致模组 CPLD 升级失败。解决方案针对上述问题，我们制定了短期规避措施和长期硬件/固件优化方案。 1. 短期解决方案：优化升级流程为避免升级过程中 JTAG 链路切换带来的风险，建议调整升级顺序并配合电源复位操作： ①、调整升级顺序：将低速管理板 CPLD 的升级步骤移至整个升级流程的最后一步。 ②、统一电源复位：在所有 CPLD（包括模组、BMC 扩展板及低速管理板）升级完成后，执行统一的 AC 上下电操作。此方案可有效规避因低速管理板 CPLD 升级导致的模组升级失败问题，确保升级过程的连贯性。 2. 长期解决方案：硬件与固件优化从硬件设计和固件逻辑层面彻底解决 JTAG 链路悬空问题： ①、引脚配置优化：在 BMC 扩展板中配置引脚为强拉状态，确保在 CPLD 链路正常运行时，外部上拉信号稳定存在。 ②、MUX 默认连接调整：修改 MUX（多路复用器）的默认连接逻辑，使其默认连接至低速管理板 CPLD 的 JTAG 链路，而非模组 CPLD。这保证了在链路切换间隙，低速管理板 CPLD 仍能保持稳定的 JTAG 连接，防止挂死。 ③、固件版本迭代：该问题将在 BMC 扩展板 CPLD 版本6.11中通过上述硬件逻辑优化得到彻底解决。