参考设计 硬件开发checklist
目录
概述
1. 硬件设计说明
1.1 电源
1.2 时钟
1.3 复位
1.4 Trap Pin
1.5 SerDes接口设计
1.5.1 SerDes接口
1.5.2 USB接口
1.5.3 PCIE接口
1.5.4 SATA接口
1.6 RGMII接口设计
1.7 UART0接口设计
1.8 SD卡接口设计
1.9 EMMC接口设计
1.10不使用管脚处理方式
1.11 HDMI接口
2. 器件选型约束
3. 软件烧录
4. PCB设计
概述
本文档主要介绍了基于参考设计硬件开发的注意事项，用于指导硬件工程师单板开发。
1. 硬件设计说明
1.1 电源
1、确认VRD+Drmos器件选型，这两类器件存在固定搭配，不同厂家不可混用。
2、确认各个DC-DC器件选型，确认选型器件的精度（纹波噪声）及通流能力指标是否满足负载设计规格要求。
3、输入缓启：单板电源输入建议使用缓起电路，未使用缓起电路的电源需要串联保险管用于单板保护，且保险管额定电流满足75%降额，缓起电路功率MOS漏极电流需满足70%降额，两个或两个以上MOS管并联应用时，每个栅极需串一个10Ω电阻，防止多个mos管间的寄生振荡，禁止使用不同型号的MOS管并联使用。
4、功率检测：是否设计了12V输入的功率检测芯片，能够实时检测当前整板的功耗（若未设计功率检测芯片会出现告警）。功率采样电阻推荐使用10mΩ，阻值精度±1%，采样器件的IIC地址使用0X80。
5、3V3、5V等单板关键电源建议预留电源指示灯。
6、不同厂家的DRMOS供电方案可能不同，为适配不同厂家，建议BUCK电路预留5V/3V3两种电压输出的配置方案，后续可通过BOM修改输出电压值。
7、上电时序约束：
a.在POR解复位之前，必须提供稳定时钟；
b.SERDES要求任何一路供电的10% -> 90%时间 >30us; SERDES要求0.8V先上，1.2V后上；
c.PowerSwith要求3.3V先上，1.8V后上，0.8V上电顺序任意，下电时序要求：3.3V下电到0时，1.8V要低于0.8V；
d.DDR建议LPDDR4x上电顺序0. 85V->1. 1V->0. 6V/1.2V；
e.MIPI RX/TX要求AVDD_0V8先上电，VDD_1V8后上电； f.VDAC/AUDIO/LSADC：0.8V先上,1.8V后上；
g.USB2.0 0.8V先上，然后3V3上电，1.2V顺序任意；
h.Efuse要求0.8V先上电，1.8V先下电；
i.DDR_0V85需要在DVDD_0V8_SOC前上电；
8、各器件单体各路电源时序约束：
a.LPDDR4x颗粒上电约束，1.8V>1.1V>0.6V (20mS)
b.LPDDR4x颗粒下电约束，0.6>1.1V>1.8V
c.VRD上电时序，VCC>DRMOS_5V&&12V>EN（至少保证EN最后上）
d.VRD下电时序，EN>12&&DRMOS_5V>VCC（至少保证EN首先下）
1.2 时钟
芯片外部有三路重要时钟输入:
时钟关键指标要求:
1、建议在打板后，在末端测试时钟信号质量。
2、SerDes 100M时钟方案建议参考提供的原理图参考设计，采用钟振+Clock Driver的方案。建议不要开展频（SATA时钟不支持展频），大部分时钟芯片都有控制引脚来决定输出时钟的电平类型和是否开展频，设计时需注意。
3、Clock buffer出的100M时钟不能再分为两路使用。
1.3 复位
上电复位时序图：
EP模式
RC模式
1.4 Trap Pin
1.5 SerDes接口设计
1.5.1 SerDes接口
1、8lane SerDes可以复用成PCIe、SATA、SGMII、USB，RC/EP模式复用关系按照以下的方案选择。
RC 模式macro 0复用方案
RC 模式macro 1复用方案
EP模式下的Macro 0复用关系
2、Macro 0与Macro 1是各自独立的控制器，互不干涉。RC模式可根据上面表格上的复用方案将Macr0和Macro1的场景随机搭配。EP模式只能使用Macro 0的Serdes0-3,复用为PCIE。
1.5.2 USB接口
1、SerDes复用成USB3.0时跟USB2.0有固定的组合关系。
2、USB1、USB2、USB3支持同时HOST/Device模式。HOST/Device模式不支持自动切换，是通过USB_VBUS判断是否为Device模式。USB0仅支持HOST模式。
3、USB对应的USB_POWER_EN管脚不能用作USB的使能，不使用时悬空处理。
4、USB0接口仅支持USB3.0，在系统由休眠状态唤醒后，需对外设进行上下电或复位操作。
5、USB_VBUS管脚只支持自供电模式，不支持总线供电，做HOST时，需单独使用电源对外设供电。
6、USB3.0接口出TYPE-A等接口时一般对插的USB设备中会在TX端串接耦合电容，因此此时只需要在TX信号侧串接100nF的AC耦合电容。RX端不需要串接耦合电容。
7、USB3.0接USB HUB时TX、RX均需要AC耦合电容，TX的耦合电容靠近芯片端，RX的耦合电容靠近USB HUB。
8、USB1-3接USB3.0 HUB时需将USB2.0和3.0信号同时接到HUB上；USB2.0_1-USB2.0_3接USB2.0 HUB时，不可将HUB出来的USB2.0信号再和USB3.0信号搭配。
1.5.3 PCIE接口
有4个PCIe控制器，最高支持PCIe Gen3，还可通过PCIE_EP_RC_FLAG管脚进行RC和EP模式切换。
RC模式
Macro0中若存在PCIE和其他协议共存，则PCIE只能支持到PCIE GEN2，设计时请注意。
EP模式
只能使用sedres0-sedres3的PCIE。
1.5.4 SATA接口
1、最多可提供4个SATA接口，同时有4个SATA Activity状态指示灯控制接口（G33、G34、G36、G37），使用是请注意搭配关系。
2、SATA和NVME的兼容设计
设计时将M2_TYPE(对应芯片管脚为G33)管脚做上拉，在上拉时识别为PCIE。接SATA时，盘内下拉会将M2_TYPE管脚下拉到地。
3、在设计M.2硬盘接口时注意SATA的PIN 41/43分别是P端和N端；而NVME相对SATA的P和N相反。
4、在设计M.2硬盘接口时SATA信号的TX/RX硬盘端无10nF电容时在底板上靠近M.2连接器端需要加10nF电容。
1.6 RGMII接口设计
1、输出的RGMII_TX/RX，MDIO信号电平都是1.8V，注意配置PHY芯片端口电压时要配置为1.8V。若芯片的MDIO接口不支持1.8V，则需要使用电平转换。
2、输出的/RGMII_RST信号电平为1.8V，但大部分PHY芯片的RST管脚支持的电平为3.3V，请根据实际情况确定是否需要使用电平转换芯片。
3、PHY芯片的25M时钟，建议使用外挂25M晶振的方案提供。
4、RGMII_RX信号建议在PHY芯片侧串接33Ω串阻，并使用5pF电容接地。TX端建议在芯片测串接33Ω串阻。串接33欧姆电阻的原因主要是因为EMC测试，客户可根据自己的需求做添加。
5、当一个MDIO接口接多个PHY器件时，每个PHY器件的PHY ID要配置的不同，且不可配置为000。
1.7 UART0接口设计
1、UART0串口为调试串口，是单板调试和故障定位的主要接口，进行硬件设计时务必将UART0引出。
2、直出的UART都是1.8V，需要根据实际外设情况确认是否增加电平转换。
3、可提供7路UART接口，其中UART2和UART3控制器支持流控功能。
1.8 SD卡接口设计
1、在设计SD卡电路时请务必参考《参考设计 电路参考设计》的SD卡模块。
2、CMD、DATA0/1/2/3请使用47K电阻上拉至SDIO_VOUT。在靠近SD侧建议都增加33Ω串阻，用于调节信号质量。
3、SDIO_CLK信号需要靠近SD卡侧，增加240Ω上拉至SDIO_OUT，增加100Ω下拉电阻至GND。在靠近SD侧建议增加0Ω串阻。
4、SDIO_DETECT信号使用10K电阻上拉至SDIO_VOUT。
5、SD卡的3.3V电源，需使用SDIO_POWER_EN来控制上下电。
1.9 EMMC接口设计
1、EMMC的1.8V和3.3V电源，需使用EMMC_POWER_EN来控制上下电。
2、EMMC_DATA信号建议在eMMC颗粒侧串接33Ω电阻，用于调节信号质量。
3、EMMC_CLK须外接10kΩ电阻下拉至GND。（具体阻值请参考EMMC厂家提供的芯片手册）。
4、EMMC_DS是HS400模式读方向时钟，建议在eMMC颗粒侧串接0Ω电阻。有些厂家会要求使用20K电阻接地，建议预留。
5、EMMC模块的电路设计请务必按照《Atlas 200I A2加速模块底板电路参考设计V1.0》
https://support.huawei.com/enterprise/zh/doc/EDOC1100307561?idPath=23710424|251366513|22892968|252309141|254411267
1.10不使用管脚处理方式
不使用管脚需要做特殊处理的，已在下表中列出：
1.11 HDMI接口
HDMI_TX信号建议串接2.2欧姆串阻。
2. 器件选型约束
1、Falsh ：选型必须用已适配的型号。
2、EMMC：最好使用推荐型号，也可自己适配，但是容量要控制在32G以上。
3、VRD电源：已适配MXS和JFMY。
4、PHY芯片：选型必须用已适配的型号。
3. 软件烧录
1、BIOS固件：
固件烧录至flash，单独提供。
2、VRD电源固件：
根据自己单板需求，由厂商提供，在贴片之前烧录。
4. PCB设计
参考资料 《参考设计 模组硬件设计指南》
点赞
收藏
回复
分享
举报
参考设计 硬件开发checklist
目录
概述
1. 硬件设计说明
1.1 电源
1.2 时钟
1.3 复位
1.4 Trap Pin
1.5 SerDes接口设计
1.5.1 SerDes接口
1.5.2 USB接口
1.5.3 PCIE接口
1.5.4 SATA接口
1.6 RGMII接口设计
1.7 UART0接口设计
1.8 SD卡接口设计
1.9 EMMC接口设计
1.10不使用管脚处理方式
1.11 HDMI接口
2. 器件选型约束
3. 软件烧录
4. PCB设计
概述
本文档主要介绍了基于参考设计硬件开发的注意事项，用于指导硬件工程师单板开发。
1. 硬件设计说明
1.1 电源
1、确认VRD+Drmos器件选型，这两类器件存在固定搭配，不同厂家不可混用。
2、确认各个DC-DC器件选型，确认选型器件的精度（纹波噪声）及通流能力指标是否满足负载设计规格要求。
3、输入缓启：单板电源输入建议使用缓起电路，未使用缓起电路的电源需要串联保险管用于单板保护，且保险管额定电流满足75%降额，缓起电路功率MOS漏极电流需满足70%降额，两个或两个以上MOS管并联应用时，每个栅极需串一个10Ω电阻，防止多个mos管间的寄生振荡，禁止使用不同型号的MOS管并联使用。
4、功率检测：是否设计了12V输入的功率检测芯片，能够实时检测当前整板的功耗（若未设计功率检测芯片会出现告警）。功率采样电阻推荐使用10mΩ，阻值精度±1%，采样器件的IIC地址使用0X80。
5、3V3、5V等单板关键电源建议预留电源指示灯。
6、不同厂家的DRMOS供电方案可能不同，为适配不同厂家，建议BUCK电路预留5V/3V3两种电压输出的配置方案，后续可通过BOM修改输出电压值。
7、上电时序约束：
a.在POR解复位之前，必须提供稳定时钟；
b.SERDES要求任何一路供电的10% -> 90%时间 >30us; SERDES要求0.8V先上，1.2V后上；
c.PowerSwith要求3.3V先上，1.8V后上，0.8V上电顺序任意，下电时序要求：3.3V下电到0时，1.8V要低于0.8V；
d.DDR建议LPDDR4x上电顺序0. 85V->1. 1V->0. 6V/1.2V；
e.MIPI RX/TX要求AVDD_0V8先上电，VDD_1V8后上电； f.VDAC/AUDIO/LSADC：0.8V先上,1.8V后上；
g.USB2.0 0.8V先上，然后3V3上电，1.2V顺序任意；
h.Efuse要求0.8V先上电，1.8V先下电；
i.DDR_0V85需要在DVDD_0V8_SOC前上电；
8、各器件单体各路电源时序约束：
a.LPDDR4x颗粒上电约束，1.8V>1.1V>0.6V (20mS)
b.LPDDR4x颗粒下电约束，0.6>1.1V>1.8V
c.VRD上电时序，VCC>DRMOS_5V&&12V>EN（至少保证EN最后上）
d.VRD下电时序，EN>12&&DRMOS_5V>VCC（至少保证EN首先下）
1.2 时钟
芯片外部有三路重要时钟输入:
管脚
信号名
用途/描述
频率
W38
SYS_CLKIN
系统主时钟
48MHZ
AY25
PHY_REF_CLKIN
MIPI PHY参考时钟
48MHZ
G15
SDS_REFCLK_INM
SERDES差分参考时钟
使用SERDES接口以及USB2.0就必须要接100M的参考时钟
100MHZ
G16
SDS_REFCLK_INP
时钟关键指标要求:
48M系统时钟关键规格
指标要求
频率
48MHz
duty
45%~55%
上升沿/下降沿
8ns 10%~90%
精度
-50ppm~50ppm
RMS Jitter(100Hz~10MHz)
2ps
SerDes 100M时钟关键规格
指标要求
占空比
50%（±5%）
Trise/Tfall（20%~80%）
<800ps
直流偏置电压
650mV~750mV
100MHz差分参考时钟频偏
±1MHz（100MHz）
时钟Buffer时钟源100MHz晶振精度
<50ppm
1、建议在打板后，在末端测试时钟信号质量。
2、SerDes 100M时钟方案建议参考提供的原理图参考设计，采用钟振+Clock Driver的方案。建议不要开展频（SATA时钟不支持展频），大部分时钟芯片都有控制引脚来决定输出时钟的电平类型和是否开展频，设计时需注意。
3、Clock buffer出的100M时钟不能再分为两路使用。
1.3 复位
上电复位时序图：
EP模式
管脚序号
信号名称
用途/描述
W36
POR_N
芯片上电复位，上电解复位，设计参考提供的硬件参考方案。
W37
RSTIN_N
系统复位，参考设计默认上拉处理，即上电解复位。
W34
PERST0_N
PCIE复位，EP模式下是输入管脚，用于接受外部Host发出的复位信号
RC模式
管脚序号
信号名称
用途/描述
W36
POR_N
系统上电复位，上电解复位，设计参考提供的硬件参考方案。
W37
RSTIN_N
系统复位，参考设计默认上拉处理，即上电解复位。
W34
PERST0_N
RC模式下是输出管脚，用于复位外设。的PCIE外设复位的管脚。
W33
PERST1_N
Y34
PERST2_N
AA33
PERST3_N
1.4 Trap Pin
管脚序号
信号名称
信号方向
信号电平
用途/描述
AN34
LSADC_CH7
Input
1.8V
配boardid前两位，用于区分底板类型。RC取值在10-49之间，EP取值为00。数值通过上下拉电阻配置，可参考
https://support.huawei.com/enterprise
/zh/doc/EDOC1100304822/8b0866af?idPath
=23710424|251366513|22892968|252309141
|254411267
AM34
LSADC_CH6
Input
1.8V
AL36
LSADC_CH2
Input
1.8V
配置boardid后三位，20T为275,8T为251。数值通过上下拉电阻配置，可参考
https://support.huawei.com/enterprise
/zh/doc/EDOC1100304822/8b0866af?idPath
=23710424|251366513|22892968|252309141
|254411267
AL37
LSADC_CH1
Input
1.8V
AL38
LSADC_CH0
Input
1.8V
AD40
SPI2_SCLK
Input
1.8V
上电Trap管脚，和SPI管脚复用，需要做下拉，不影响SPI管脚使用。 外设使用时，该Trap管脚不能做上拉。
AD36
SPI2_SDO
Input
1.8V
AB33
PCIE_RC_EP_MD
Input
1.8V
RC/EP模式选择，
0：RC模式
1：EP模式
AA36
BOOT_SEL2
Input
1.8V
启动镜像介质选择:
RC:
EP:
AA35
BOOT_SEL1
Input
1.8V
Y38
BOOT_SEL0
Input
1.8V
AK33
UPDATE_MODE
Input
1.8V
RC模式下制卡的使能控制管脚，用于USB给EMMC加载镜像，低有效。
AJ33
GPIO08_02
Input
1.8V
SYS_POWEROFF_IN，安全上下电输入管脚，高电平开机，低电平关机。
AK34
GPIO8_03
Output
1.8V
SYS_POWEROFF_OUT,安全上下电状态指示输出管脚，高电平开机，低电平关机。
AH35
GPIO8_00
Input
1.8V
通过检测SYS_SLEEP_IN状态进行休眠或唤醒，高电平休眠，低电平唤醒。
AJ34
GPIO8_01
Output
1.8V
SYS_SLEEP_OUT，休眠唤醒状态输出管脚，
AK39
UHT_ALARM
Output
1.8V
过温告警信号，触发输出过温告警信号，同时控制芯片下电保护。设计时可以参考《参考设计 底板电路参考设计》的过温下电模块。
G33
SATA_LED3
Input
1.8V
下拉识别为SATA接口，上拉识别为NVME接口。
1.5 SerDes接口设计
1.5.1 SerDes接口
1、8lane SerDes可以复用成PCIe、SATA、SGMII、USB，RC/EP模式复用关系按照以下的方案选择。
RC 模式macro 0复用方案
典型使用场景
Marco 0
SERDES 0
SERDES 1
SERDES 2
SERDES 3
场景1
SATA
SATA
SATA
SATA
场景2
PCIe x1 (RC)
SATA
SATA
PCIe x1
场景3
PCIe x1 (RC)
-
-
-
场景4
PCIe x4 (RC)
场景5
SATA
-
-
-
场景6
SATA
-
SATA
SATA
场景7
PCIe x2 (RC)
SATA
SATA
场景8
-
-
SATA
场景9
PCIe x2
SATA
PCIe x1
场景10
SATA
-
SATA
PCIe x1
场景11
SATA
SATA
SATA
PCIe x1
RC 模式macro 1复用方案
典型使用场景
Marco 1
SERDES 4
SERDES 5
SERDES 6
SERDES 7
场景1
PCIe x2
USB3.0
USB3.0
场景2
GE
GE
USB3.0
USB3.0
场景3
PCIe x1
-
USB3.0
USB3.0
场景4
USB3.0
USB3.0
USB3.0
USB3.0
场景6
GE
-
USB3.0
USB3.0
场景7
USB3.0
USB3.0
PCIe x1
USB3.0
场景8
PCIe x1
USB3.0
PCIe x1
USB3.0
场景9
PCIe x1
USB3.0
USB3.0
USB3.0
EP模式下的Macro 0复用关系
Macro 0
Serdes0
Serdes1
Serdes2
Serdes3
PCIE(X4/X2/X1)
2、Macro 0与Macro 1是各自独立的控制器，互不干涉。RC模式可根据上面表格上的复用方案将Macr0和Macro1的场景随机搭配。EP模式只能使用Macro 0的Serdes0-3,复用为PCIE。
1.5.2 USB接口
1、SerDes复用成USB3.0时跟USB2.0有固定的组合关系。
接口
USB0
USB1
USB2
USB3
主从关系
仅Host
Host/Device
Host/Device
Host/Device
信号总线
Serdes 4
Serdes 5
USB 2.0_1
Serdes 6
USB 2.0_2
Serdes 7
USB 2.0_3
USB 3.0
√
√
√
√
USB 2.0
-
-
√
-
√
-
√
2、USB1、USB2、USB3支持同时HOST/Device模式。HOST/Device模式不支持自动切换，是通过USB_VBUS判断是否为Device模式。USB0仅支持HOST模式。
3、USB对应的USB_POWER_EN管脚不能用作USB的使能，不使用时悬空处理。
4、USB0接口仅支持USB3.0，在系统由休眠状态唤醒后，需对外设进行上下电或复位操作。
5、USB_VBUS管脚只支持自供电模式，不支持总线供电，做HOST时，需单独使用电源对外设供电。
6、USB3.0接口出TYPE-A等接口时一般对插的USB设备中会在TX端串接耦合电容，因此此时只需要在TX信号侧串接100nF的AC耦合电容。RX端不需要串接耦合电容。
7、USB3.0接USB HUB时TX、RX均需要AC耦合电容，TX的耦合电容靠近芯片端，RX的耦合电容靠近USB HUB。
8、USB1-3接USB3.0 HUB时需将USB2.0和3.0信号同时接到HUB上；USB2.0_1-USB2.0_3接USB2.0 HUB时，不可将HUB出来的USB2.0信号再和USB3.0信号搭配。
1.5.3 PCIE接口
有4个PCIe控制器，最高支持PCIe Gen3，还可通过PCIE_EP_RC_FLAG管脚进行RC和EP模式切换。
RC模式
Macro0中若存在PCIE和其他协议共存，则PCIE只能支持到PCIE GEN2，设计时请注意。
EP模式
只能使用sedres0-sedres3的PCIE。
1.5.4 SATA接口
1、最多可提供4个SATA接口，同时有4个SATA Activity状态指示灯控制接口（G33、G34、G36、G37），使用是请注意搭配关系。
2、SATA和NVME的兼容设计
设计时将M2_TYPE(对应芯片管脚为G33)管脚做上拉，在上拉时识别为PCIE。接SATA时，盘内下拉会将M2_TYPE管脚下拉到地。
3、在设计M.2硬盘接口时注意SATA的PIN 41/43分别是P端和N端；而NVME相对SATA的P和N相反。
4、在设计M.2硬盘接口时SATA信号的TX/RX硬盘端无10nF电容时在底板上靠近M.2连接器端需要加10nF电容。
1.6 RGMII接口设计
1、输出的RGMII_TX/RX，MDIO信号电平都是1.8V，注意配置PHY芯片端口电压时要配置为1.8V。若芯片的MDIO接口不支持1.8V，则需要使用电平转换。
2、输出的/RGMII_RST信号电平为1.8V，但大部分PHY芯片的RST管脚支持的电平为3.3V，请根据实际情况确定是否需要使用电平转换芯片。
3、PHY芯片的25M时钟，建议使用外挂25M晶振的方案提供。
4、RGMII_RX信号建议在PHY芯片侧串接33Ω串阻，并使用5pF电容接地。TX端建议在芯片测串接33Ω串阻。串接33欧姆电阻的原因主要是因为EMC测试，客户可根据自己的需求做添加。
5、当一个MDIO接口接多个PHY器件时，每个PHY器件的PHY ID要配置的不同，且不可配置为000。
1.7 UART0接口设计
1、UART0串口为调试串口，是单板调试和故障定位的主要接口，进行硬件设计时务必将UART0引出。
2、直出的UART都是1.8V，需要根据实际外设情况确认是否增加电平转换。
3、可提供7路UART接口，其中UART2和UART3控制器支持流控功能。
1.8 SD卡接口设计
1、在设计SD卡电路时请务必参考《参考设计 电路参考设计》的SD卡模块。
2、CMD、DATA0/1/2/3请使用47K电阻上拉至SDIO_VOUT。在靠近SD侧建议都增加33Ω串阻，用于调节信号质量。
3、SDIO_CLK信号需要靠近SD卡侧，增加240Ω上拉至SDIO_OUT，增加100Ω下拉电阻至GND。在靠近SD侧建议增加0Ω串阻。
4、SDIO_DETECT信号使用10K电阻上拉至SDIO_VOUT。
5、SD卡的3.3V电源，需使用SDIO_POWER_EN来控制上下电。
1.9 EMMC接口设计
1、EMMC的1.8V和3.3V电源，需使用EMMC_POWER_EN来控制上下电。
2、EMMC_DATA信号建议在eMMC颗粒侧串接33Ω电阻，用于调节信号质量。
3、EMMC_CLK须外接10kΩ电阻下拉至GND。（具体阻值请参考EMMC厂家提供的芯片手册）。
4、EMMC_DS是HS400模式读方向时钟，建议在eMMC颗粒侧串接0Ω电阻。有些厂家会要求使用20K电阻接地，建议预留。
5、EMMC模块的电路设计请务必按照《Atlas 200I A2加速模块底板电路参考设计V1.0》
https://support.huawei.com/enterprise/zh/doc/EDOC1100307561?idPath=23710424|251366513|22892968|252309141|254411267
1.10不使用管脚处理方式
不使用管脚需要做特殊处理的，已在下表中列出：
信号
管脚
特殊处理
TDI
AB36
上拉
TCK
AB37
下拉
TMS
AB39
上拉
TRSTD
AB38
下拉
PMBUS_SCL0
AP38
下拉
PMBUS_SDA0
AP39
下拉
PMBUS_SCL1
AP40
下拉
PMBUS_SDA1
AP34
下拉
PMBUS_ALERT0_N
AD33
上拉
PMBUS_ALERT1_N
AD34
上拉
MIPI_RX0_CK0P
AY37
下拉
MIPI_RX0_CK0N
AW37
下拉
MIPI_RX0_CK1P
AT35
下拉
MIPI_RX0_CK1N
AR35
下拉
MIPI_RX1_CK0P
AW34
下拉
MIPI_RX1_CK0N
AV34
下拉
MIPI_RX1_CK1P
AT33
下拉
MIPI_RX1_CK1N
AR33
下拉
PHY_REF_CLKIN
AY25
下拉
HDMI0_HOTPLUG
AP28
下拉
HDMI0_CEC
AR28
下拉
HDMI0_SDA
AT28
下拉
HDMI0_SCL
AU28
下拉
HDMI1_HOTPLUG
AV28
下拉
HDMI1_CEC
AW28
下拉
HDMI1_SDA
AR27
下拉
HDMI1_SCL
AP27
下拉
AC_MICBIAS0
AR23
下拉
AC_MICBIAS1
AV22
下拉
AC_INOR
AV23
下拉
AC_INOL
AU23
下拉
AC_IN1R
AW23
下拉
AC_IN1L
AY23
下拉
1.11 HDMI接口
HDMI_TX信号建议串接2.2欧姆串阻。
2. 器件选型约束
1、Falsh ：选型必须用已适配的型号。
2、EMMC：最好使用推荐型号，也可自己适配，但是容量要控制在32G以上。
3、VRD电源：已适配MXS和JFMY。
4、PHY芯片：选型必须用已适配的型号。
3. 软件烧录
1、BIOS固件：
固件烧录至flash，单独提供。
2、VRD电源固件：
根据自己单板需求，由厂商提供，在贴片之前烧录。
4. PCB设计
参考资料 《参考设计 模组硬件设计指南》